6-26-02



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 1月19日

出願番号

Application Number:

特願2001-011859

出 顧 人
Applicant(s):

セイコーエプソン株式会社

2001年 9月20日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

EP-0270401

【提出日】

平成13年 1月19日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/786

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

蝦名 昭彦

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】 100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】 039491 【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 絶縁層と、

前記絶縁層上に形成された半導体層と、

前記半導体層内に形成された素子分離領域と、

前記素子分離領域によって画定された、第1の素子形成領域と、第2の素子形成領域とを含み、

前記第1の素子形成領域には、第1バイポーラトランジスタと第1電界効果型 トラジスタとをともに含み、

前記第1バイポーラトランジスタは、第1の第1導電型エミッタ領域と、第1 の第2導電型ベース領域と、第1の第1導電型コレクタ領域とを含み、

前記第1電界効果型トランジスタは、第1のゲート電極層と、第1導電型ソース領域と、第1導電型ドレイン領域とを含み、

前記第1電界効果型トランジスタは、さらに、少なくとも前記第1導電型ソース領域と前記第1導電型ドレイン領域との間において形成された、第1の第2導電型ボディ領域を有し、

前記第1の第2導電型ボディ領域と、前記第1導電型ソース領域とは、電気的に接続され、

前記第1の第2導電型ボディ領域と、前記第1の第2導電型ベース領域とは、 電気的に接続され、

前記第1導電型ドレイン領域と、前記第1の第1導電型コレクタ領域とは、電 気的に接続され、

前記第1導電型ソース領域と、前記第1の第1導電型エミッタ領域とは、構造 的に分離して形成され、

前記第2の素子形成領域には、第2バイポーラトランジスタと第2電界効果型 トラジスタとをともに含み、

前記第2バイポーラトランジスタは、第2の第1導電型エミッタ領域と、第2

の第2導電型ベース領域と、第2の第1導電型コレクタ領域とを含み、

前記第2電界効果型トランジスタは、第2のゲート電極層と、第2導電型ソース領域と、第2導電型ドレイン領域とを含み、

前記第2電界効果型トランジスタは、さらに、少なくとも前記第2導電型ソース領域と前記第2導電型ドレイン領域との間において形成された、第1の第1導電型ボディ領域とを有し、

前記第1の第1導電型ボディ領域と、前記第2の第1導電型コレクタ領域とは 、電気的に接続され、

前記第2導電型ソース領域と、前記第2の第1導電型コレクタ領域とは、電気 的に接続され、

前記第2導電型ドレイン領域と、前記第2の第2導電型ベース領域とは、電気 的に接続され、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と は、電気的に接続され、

前記第1のゲート電極層と、前記第2のゲート電極層とは、電気的に接続されている、半導体装置。

【請求項2】 請求項1において、

さらに、前記第1のゲート電極層の側部に連続し、前記素子分離領域に達する 第1の電極層を有し、

前記第1のゲート電極層は、前記素子形成領域を跨ぐようにして形成され、

前記第1電界効果型トランジスタ形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれた第1の領域において、前記第 1導電型ソース領域が形成され、

前記第1のゲート電極層と、前記素子分離領域とで囲まれた第2の領域において、前記第1導電型ドレイン領域および前記第1導電型コレクタ領域が形成され

前記第1バイポーラトランジスタ形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれた第3の領域において、前記第 1導電型エミッタ領域が形成され、

前記第1の第2導電型ボディ領域は、少なくとも、前記第1電界効果型トランジスタ形成領域における第1のゲート電極層の下方、および前記第1の電極層の一部の下方において形成されている、半導体装置。

【請求項3】 請求項1または2において、

さらに、一方の端部が前記第2のゲート電極層の側部に連続し、他方の端部が 前記素子分離領域に達する第2の電極層を有し、

前記第2のゲート電極層は、前記第2の素子形成領域を跨ぐようにして形成され、

前記第2電界効果型トランジスタ形成領域における第2のゲート電極層と、前 記第2の電極層と、前記素子分離領域とで囲まれた第4の領域において、前記第 2導電型ドレイン領域が形成され、

前記第2のゲート電極層と、前記素子分離領域とで囲まれた第5の領域において、前記第2導電型ソース領域および前記第1導電型コレクタ領域が形成され、

前記第2バイポーラトランジスタ形成領域における第2のゲート電極層と、前記第2の電極層と、前記素子分離領域とで囲まれた第6の領域において、前記第1導電型エミッタ領域が形成され、

前記第1の第1導電型ボディ領域は、前記第2のゲート電極層の下方において 形成されている、半導体装置。

【請求項4】 請求項1において、

さらに、第1の層と第2の層とを有し、

前記第1の層は、一方の端部が前記第1のゲート電極層または前記第2の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第2の層は、一方の端部が前記第1のゲート電極層または前記第1の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第1のゲート電極層と前記第1の層と前記素子分離領域とで囲まれる第1の領域において、前記第1導電型ソース領域が形成され、

前記第1のゲート電極層と前記第2の層と前記素子分離領域とで囲まれる第2 の領域において、前記第1導電型ドレイン領域および前記第1の第1導電型コレクタ領域が形成され、

前記第1の層と前記第2の層と前記素子分離領域とで囲まれる第3の領域において、前記第1の第1導電型エミッタ領域が形成され、

前記第1の層の一部の下、および、前記第2の層の一部の下の半導体層において、前記第1の第2導電型ベース領域が形成され、

前記第1の第2導電型ボディ領域は、少なくとも、前記第1のゲート電極層の下および前記第1の層の一部の下の半導体層において形成されている、半導体装置。

【請求項5】 請求項1または4において、

さらに、第3の層と第4の層とを有し、

前記第3の層は、一方の端部が前記第2のゲート電極層または前記第4の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第4の層は、一方の端部が前記第2のゲート電極層または前記第3の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第2のゲート電極層と前記第3の層と前記素子分離領域とで囲まれる第4 の領域において、前記第2導電型ドレイン領域が形成され、

前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれる第5 の領域において、前記第2導電型ソース領域および前記第2の第1導電型コレク タ領域が形成され、

前記第3の層と前記第4の層と前記素子分離領域とで囲まれる第6の領域において、前記第2の第1導電型エミッタ領域が形成され、

前記第3の層の一部の下、および、前記第4の層の一部の下の半導体層において、前記第2の第2導電型ベース領域が形成され、

前記第1の第1導電型ボディ領域は、少なくとも、前記第2のゲート電極層の 下および前記第4の層の一部の下の半導体層において形成され、

前記第3の層の一部の下の半導体層において、前記第2の第2導電型ベース領域と前記第2導電型ドレイン領域とを電気的に接続するための第2の第2導電型ボディ領域が設けられている、半導体装置。

【請求項6】 請求項1~5のいずれかにおいて、

さらに、前記第1の素子形成領域において、第2の第1導電型ボディ領域を有

し、

前記第1の第2導電型ベース領域と前記第1の第1導電型コレクタ領域との間の半導体層において形成されている、半導体装置。

【請求項7】 請求項1~6のいずれかにおいて、

さらに、前記第1の素子形成領域において、第2導電型の不純物拡散層が形成され、

前記第2導電型の不純物拡散層は、前記第1の領域における半導体層であって、前記第1導電型ソース領域と前記第1の第2導電型ボディ領域との間の半導体層において形成され、

前記第1導電型ソース領域と、前記第1の第2導電型ボディ領域とは、前記第 2導電型の不純物拡散層を介して、電気的に接続されている、半導体装置。

【請求項8】 請求項7において、

前記第2導電型の不純物拡散層と前記第1導電型ソース領域とを電気的に接続 するためのコンタクト層が形成され、

前記コンタクト層は、前記第2導電型の不純物拡散層と前記第1導電型ソース 領域とを跨ぐようにして形成された、半導体装置。

【請求項9】 請求項1~8のいずれかにおいて、

前記第1の第1導電型コレクタ領域と、前記第1の第1導電型エミッタ領域と の間の半導体層であって、前記素子分離領域の近傍の半導体層に、第3の第2導 電型ボディ領域が形成されている、半導体装置。

【請求項10】 請求項1~9のいずれかにおいて、

前記第2の素子形成領域において、前記第2導電型ソース領域と、前記第2の 第1導電型コレクタ領域とを電気的に接続するためのコンタクト層が形成され、

前記コンタクト層は、前記第2導電型ソース領域と、前記第2の第1導電型コレクタ領域とを跨ぐようにして形成されている、半導体装置。

【請求項11】 請求項1~10のいずれかにおいて、

前記第2の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と の間の半導体層であって、前記素子分離領域の近傍の半導体層に、第4の第2導 電型ボディ領域が形成されている、半導体装置。 【請求項12】 請求項1~11のいずれかにおいて、

前記第1導電型は、n型であり、

前記第2導電型は、p型である、半導体装置。

【請求項13】 請求項1~11のいずれかにおいて、

前記第1導電型は、p型であり、

前記第2導電型は、n型である、半導体装置。

【請求項14】 請求項1~13のいずれかにおいて、

前記半導体層は、シリコン層である、半導体装置。

【請求項15】 絶縁層と、

前記絶縁層上に形成された半導体層と、

前記半導体層内に形成された素子分離領域と、

前記素子分離領域によって画定された、第1の素子形成領域と、第2の素子形 成領域とを含み、

前記第1の素子形成領域には、第1バイポーラトランジスタと第1電界効果型 トラジスタとをともに含み、

前記半導体層の上に、第1のゲート電極層が形成され、

前記第1のゲート電極層は、前記第1の素子形成領域を跨ぐようにして形成され、

前記半導体層の上に、第1の電極層が形成され、

前記第1の電極層は、一方の端部が前記第1のゲート電極層の側部に連続し、 他方の端部が前記素子分離領域に達し、

前記第1電界効果型トランジスタの形成領域における第1のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで囲まれる第1の領域の少なくとも一 部において、第1の第1導電型不純物拡散層が形成され、

前記第1のゲート電極層と、前記素子分離領域と、で囲まれる第2の領域において、第2の第1導電型不純物拡散層が形成され、

前記第1バイポーラトランジスタの形成領域における第1のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで画定される第3の領域において、第 3の第1導電型不純物拡散層が形成され、

前記第1電界効果型トランジスタの形成領域における第1のゲート電極層および前記第1の電極層の下方において、第1の第2導電型ボディ領域が形成され、

前記第1バイポーラトランジスタの形成領域における第1のゲート電極層および前記第1の電極層の下方であって、前記第3の第1導電型不純物拡散層の周囲 に沿って、第1の第2導電型不純物拡散層が設けられ、

前記第1の第2導電型ボディ領域と、前記第1の第1導電型不純物拡散層とは、電気的に接続され、

前記第1の第2導電型ボディ領域と、前記第1の第2導電型不純物拡散層とは 、電気的に接続され、

前記第2の素子形成領域には、第2バイポーラトランジスタと第2電界効果型 トラジスタとをともに含み、

前記半導体層の上に、第2のゲート電極層が形成され、

前記第2のゲート電極層は、前記第2の素子形成領域を跨ぐようにして形成され、

前記半導体層の上に、第2の電極層が形成され、

前記第2の電極層は、一方の端部が前記第2のゲート電極層の側部に連続し、 他方の端部が前記素子分離領域に達し、

前記第2電界効果型トランジスタの形成領域における第2のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで囲まれる第4の領域において、第2 の第2導電型不純物拡散層が形成され、

前記第2のゲート電極層と、前記素子分離領域とで囲まれる第5の領域のうち、前記第2電界効果型トランジスタの形成領域において、第3の第2導電型不純物拡散層が形成され、

前記第2バイポーラトランジスタの形成領域における第5の領域において、第4の第1導電型不純物拡散層が形成され、

前記第2バイポーラトランジスタの形成領域における第2のゲート電極層と、 前記第2の電極層と、前記素子分離領域とで囲まれる第6の領域において、第5 の第1導電型不純物拡散層が形成され、

前記第2のゲート電極層の下方において、第1導電型ボディ領域が形成され、

前記第2バイポーラトランジスタの形成領域における第2のゲート電極層および前記第2の電極層の下方であって、前記第5の第1導電型不純物拡散層の周囲 に沿って、第4の第2導電型不純物拡散層が設けられ、

前記第1導電型ボディ領域と、前記第4の第1導電型不純物拡散層とは、電気 的に接続され、

前記第3の第2導電型不純物拡散層と、前記第4の第1導電型不純物拡散層と は、電気的に接続され、

前記第2の第2導電型不純物拡散層と、前記第4の第2導電型不純物拡散層と は、電気的に接続され、

前記第2の第1導電型不純物拡散層と、前記第5の第1導電型不純物拡散層と は、電気的に接続され、

前記第1のゲート電極層と、前記第2のゲート電極層とは、電気的に接続されている、半導体装置。

【請求項16】 絶縁層と、

前記絶縁層の上に形成された半導体層とを含む半導体装置の製造方法であって

前記半導体層において素子分離領域を形成し、第1の素子形成領域および第2 の素子形成領域を画定する工程(A)、

前記第1の素子形成領域において、第1電界効果型トランジスタと第1バイポーラトランジスタとを形成する工程(B)であって、

前記工程(B)は、

- (B-1) 少なくとも、第1のゲート電極層の形成予定領域における半導体層において、第1の第2導電型ボディ領域を形成する工程、
- (B-2)前記第1の素子形成領域における半導体層の上に、第1のゲート電極層および第1の電極層を形成する工程であって、

前記第1の電極層は、前記第1のゲート電極層に連続し、かつ、前記素子分離 領域に達し、

(B-3) 前記バイポーラトランジスタの形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれる第3の領域の半導体層

において、第1の第2導電型不純物拡散層を形成する工程、

- (B-4) 熱処理をすることにより、前記第1の第2導電型不純物拡散層を熱拡散して、前記第1のゲート電極層の一部の下、および前記第1の電極層の下の半導体層において、前記第1バイポーラトランジスタの第1の第2導電型ベース領域を形成し、該第1の第2導電型ベース領域と前記第1の第2導電型ボディ領域とを電気的に接続する工程、
- (B-5)前記第1電界効果型トランジスタの形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれた第1の領域の少なくとも一部に、前記第1電界効果型トランジスタの、第1導電型ソース領域を形成する工程、
- (B-6)前記第1のゲート電極層と前記素子分離領域とで囲まれた第2の領域の一部に、前記第1電界効果型トランジスタの、第1導電型ドレイン領域を形成する工程、
- (B-7)前記第2の領域の一部に、前記第1バイポーラトランジスタの、第1 の第1導電型コレクタ領域を形成する工程、および
- (B−8) 前記第3の領域において、前記第1バイポーラトランジスタの、第1 の第1導電型エミッタ領域を形成する工程、および
- (B-9)前記第1の第2導電型ボディ領域と前記第1導電型ソース領域を電気的に接続する工程を含み、

前記第2の素子形成領域において、第2電界効果型トランジスタと第2バイポーラトランジスタとを形成する工程(C)であって、

前記工程(C)は、

- (C-1) 少なくとも、第2のゲート電極層の形成予定領域における半導体層において、第1の第1導電型ボディ領域を形成する工程、
- (C-2)少なくとも、第2の電極層の形成予定領域における半導体層の一部において、第2の第2導電型ボディ領域を形成する工程、
- (C-3)前記第2の素子形成領域における半導体層の上に、第2のゲート電極層および第2の電極層を形成する工程であって、

前記第2の電極層は、一方の端部が前記ゲート電極層の側部に連続し、かつ、

他方の端部が前記素子分離領域に達し、

(C-4) 前記第2バイポーラトランジスタの形成領域における第2のゲート電極層と、前記第2の電極層と、前記素子分離領域とで囲まれる第6の領域の半導体層において、第2の第2導電型不純物拡散層を形成する工程、

(C-5) 熱処理をすることにより、前記第2の第2導電型不純物拡散層を熱拡散して、前記第2のゲート電極層の一部の下、および前記第2の電極層の下の半導体層において、前記第2バイポーラトランジスタの、第2の第2導電型ベース領域を形成し、該第2の第2導電型ベース領域と前記第2の第2導電型ボディ領域とを電気的に接続する工程、

(C-6) 前記第2電界効果型トランジスタの形成領域における第2のゲート電極層と前記第2の電極層と前記素子分離領域とで囲まれた第4の領域に、前記第2電界効果型トランジスタの、第2導電型ドレイン領域を形成する工程であって

前記第2導電型ドレイン領域は、前記第2の第2導電型ボディ領域を介して、 前記第2の第2導電型ベース領域と電気的に接続し、

(C-7) 前記第2のゲート電極層と前記素子分離領域とで囲まれた第5の領域の一部に、前記第2電界効果型トランジスタの、第2導電型ソース領域を形成する工程、

(C-8) 前記第5の領域の一部に、前記第2バイポーラトランジスタの、第2 の第1導電型コレクタ領域を形成する工程であって、

前記第2の第1導電型コレクタ領域は、前記第1の第1導電型ボディ領域と電 気的に接続し、

(C-9) 前記第6の領域において、前記第2バイポーラトランジスタの、第2 の第1導電型エミッタ領域を形成する工程、および

(C-10)前記第2導電型ソース領域と前記第2の第1導電型コレクタ領域と を電気的に接続する工程を含み、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と を電気的に接続する工程(D)、および

前記第1のゲート電極層と、前記第2のゲート電極層とを、電気的に接続する

工程(E)を含む、半導体装置の製造方法。

【請求項17】 絶縁層と、

前記絶縁層の上に形成された半導体層とを含む半導体装置の製造方法であって

前記半導体層において素子分離領域を形成し、第1の素子形成領域および第2 の素子形成領域を画定する工程(F)、

前記第1の素子形成領域において、第1電界効果型トランジスタと第1バイポーラトランジスタとを形成する工程(G)であって、

前記工程(G)は、

- (G-1)少なくとも、第1のゲート電極層の形成予定領域および第1の層の形成予定領域における半導体層において、第1の第2導電型ボディ領域を形成する工程、
- (G-2)前記第1の素子形成領域における半導体層の上に、第1のゲート電極層を形成する工程、
- (G-3)前記第1の素子形成領域における半導体層の上に、第1の層を形成する工程であって、

前記第1の層は、一方の端部が前記第1のゲート電極層または第2の層に連続 し、他方の端部が素子分離領域に達し、

(G-4)前記第1の素子形成領域における半導体層の上に、第2の層を形成する工程であって、

前記第2の層は、一方の端部が前記第1のゲート電極層または第1の層に連続 し、他方の端部が素子分離領域に達し、

- (G-5) 前記第1の層と、前記第2の層と、前記素子分離領域とで囲まれる第 3の領域の半導体層において、第1の第2導電型不純物拡散層を形成する工程、
- (G-6) 熱処理をすることにより、前記第1の第2導電型不純物拡散層を熱拡散して、前記第1の層の一部の下、および前記第2の層の一部の下の半導体層において、前記第1バイポーラトランジスタの第1の第2導電型ベース領域を形成し、該第1の第2導電型ベース領域と前記第1の第2導電型ボディ領域とを電気的に接続する工程、

- (G-7) 前記ゲート電極層と前記第1の層と前記素子分離領域とで囲まれた第 1の領域の少なくとも一部に、前記第1電界効果型トランジスタの、第1導電型 ソース領域を形成する工程、
- (G-8) 前記ゲート電極層と前記第2の層と前記素子分離領域とで囲まれた第 2の領域の一部に、前記第1電界効果型トランジスタの、第1導電型ドレイン領域を形成する工程、
- (G-9)前記第1のゲート電極層と前記第2の層と前記素子分離領域とで囲まれた第2の領域の一部に、前記第1バイポーラトランジスタの、第1の第1導電型コレクタ領域を形成する工程、および
- (G-10) 前記第1の層と前記第2の層と前記素子分離領域とで囲まれた第3の領域において、前記第1バイポーラトランジスタの、第1の第1導電型エミッタ領域を形成する工程、および
- (G-11)前記第1の第2導電型ボディ領域と前記第1導電型ソース領域を電 気的に接続する工程を含み、

前記第2の素子形成領域において、第2電界効果型トランジスタと第2バイポーラトランジスタとを形成する工程(H)であって、

前記工程(H)は、

- (H-1)少なくとも、第2のゲート電極層の形成予定領域および第4の層の形成予定領域における半導体層において、第1の第1導電型ボディ領域を形成する工程、
- (H-2)少なくとも、第3の層の形成予定領域における半導体層の一部において、第2の第2導電型ボディ領域を形成する工程、
- (H-3)前記第2の素子形成領域における半導体層の上に、第2のゲート電極層を形成する工程、
- (H-4)前記第2の素子形成領域における半導体層の上に、第3の層を形成する工程であって、

前記第3の層は、一方の端部が前記第2のゲート電極層または第4の層に連続 し、他方の端部が素子分離領域に達し、

(H-5) 前記第2の素子形成領域における半導体層の上に、第4の層を形成す

る工程であって、

前記第4の層は、一方の端部が前記第2のゲート電極層または第3の層に連続 し、他方の端部が素子分離領域に達し、

- (H-6) 前記第3の層と、前記第4の層と、前記素子分離領域とで囲まれる第6の領域の半導体層において、第2の第2導電型不純物拡散層を形成する工程、
- (H-7) 熱処理をすることにより、前記第2の第2導電型不純物拡散層を熱拡散して、前記第3の層の一部の下、および前記第4の層の一部の下の半導体層において、前記第2バイポーラトランジスタの、第2の第2導電型ベース領域を形成し、該第2の第2導電型ベース領域と前記第2の第2導電型ボディ領域とを電気的に接続する工程、
- (H-8)前記第2のゲート電極層と前記第3の層と前記素子分離領域とで囲まれた第4の領域に、前記第2電界効果型トランジスタの、第2導電型ドレイン領域を形成する工程であって、

前記第2導電型ドレイン領域は、前記第2の第2導電型ボディ領域を介して、 前記第2の第2導電型ベース領域と電気的に接続し、

- (H-9)前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれた第5の領域の一部において、前記第2電界効果型トランジスタの、第2導電型ソース領域を形成する工程、
- (H-10) 前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれた第5の領域の一部において、前記第2バイポーラトランジスタの、第2の第1導電型コレクタ領域を形成する工程であって、

前記第2の第1導電型コレクタ領域は、前記第1の第1導電型ボディ領域と電 気的に接続し、

- (H-11)前記第3の層と前記第4の層と前記素子分離領域とで囲まれた第6の領域において、前記第2バイポーラトランジスタの、第2の第1導電型エミッタ領域を形成する工程、および
- (H-12)前記第2導電型ソース領域と前記第2の第1導電型コレクタ領域と を電気的に接続する工程を含み、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と

を電気的に接続する工程(I)、および

前記第1のゲート電極層と、前記第2のゲート電極層とを、電気的に接続する 工程(J)を含む、半導体装置の製造方法。

【請求項18】 請求項17において、

さらに、前記第1の素子形成領域における第2の層の下の半導体層であって、 前記素子分離領域の近傍の半導体層に、第3の第2導電型ボディ領域を形成する 工程を含む、半導体装置の製造方法。

【請求項19】 請求項17または18において、

さらに、前記第2の素子形成領域における第4の層の下の半導体層であって、 前記素子分離領域の近傍の半導体層に、第4の第2導電型ボディ領域を形成する 工程を含む、半導体装置の製造方法。

【請求項20】 請求項17~19のいずれかにおいて、

前記第1導電型は、n型であり、

前記第2導電型は、p型である、半導体装置の製造方法。

【請求項21】 請求項17~19のいずれかにおいて、

前記第1導電型は、p型であり、

前記第2導電型は、n型である、半導体装置の製造方法。

【請求項22】 請求項17~21のいずれかにおいて、

前記半導体層は、シリコン層である、半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電界効果型トランジスタおよびバイポーラトランジスタを有するスイッチング素子を、複数含む半導体装置およびその製造方法に関する。

[0002]

【背景技術】

SOI構造のMOS電界効果トランジスタは、通常のMOS電界効果トランジスタに比べ、低消費電力で、かつ高速で駆動させることができる。

[0003]

図26は、SOI構造のMOS電界効果トランジスタの一例の模式図である。シリコン基板2000上には、シリコン酸化膜からなる埋め込み酸化膜1100が形成されている。埋め込み酸化膜1100上には、ソース領域1200とドレイン領域1300とが形成されている。埋め込み酸化膜1100上であって、かつソース領域1200とドレイン領域1300との間には、ボディ領域1400が形成されている。ボディ領域1400上には、ゲート絶縁膜を介してゲート電極1500が形成されている。

[0004]

ところで、このMOS電界効果トランジスタのボディ領域1400は、フローティングの状態にある。このため、インパクトイオン化現象により発生したキャリアは、ボディ領域1400に蓄積されることになる。ボディ領域1400においてキャリアが蓄積されると、ボディ領域1400の電位が変化する。いわゆる基板浮遊効果とよばれる現象が生じる。基板浮遊効果が生じることにより、MOS電界効果型トランジスタにおいて、キンク現象や、ヒストリ効果が生じる。

[0005]

【発明が解決しようとする課題】

本発明の目的は、基板浮遊効果が抑えられたスイッチング素子を含む半導体装置およびその製造方法を提供することにある。

[0006]

【課題を解決するための手段】

(半導体装置)

本発明の第1の半導体装置は、

絶縁層と、

前記絶縁層上に形成された半導体層と、

前記半導体層内に形成された素子分離領域と、

前記素子分離領域によって画定された、第1の素子形成領域と、第2の素子形 成領域とを含み、

前記第1の素子形成領域には、第1バイポーラトランジスタと第1電界効果型 トラジスタとをともに含み、

前記第1バイポーラトランジスタは、第1の第1導電型エミッタ領域と、第1 の第2導電型ベース領域と、第1の第1導電型コレクタ領域とを含み、

前記第1電界効果型トランジスタは、第1のゲート電極層と、第1導電型ソース領域と、第1導電型ドレイン領域とを含み、

前記第1電界効果型トランジスタは、さらに、少なくとも前記第1導電型ソース領域と前記第1導電型ドレイン領域との間において形成された、第1の第2導電型ボディ領域を有し、

前記第1の第2導電型ボディ領域と、前記第1導電型ソース領域とは、電気的に接続され、

前記第1の第2導電型ボディ領域と、前記第1の第2導電型ベース領域とは、 電気的に接続され、

前記第1導電型ドレイン領域と、前記第1の第1導電型コレクタ領域とは、電 気的に接続され、

前記第1導電型ソース領域と、前記第1の第1導電型エミッタ領域とは、構造 的に分離して形成され、

前記第2の素子形成領域には、第2バイポーラトランジスタと第2電界効果型 トラジスタとをともに含み、

前記第2バイポーラトランジスタは、第2の第1導電型エミッタ領域と、第2 の第2導電型ベース領域と、第2の第1導電型コレクタ領域とを含み、

前記第2電界効果型トランジスタは、第2のゲート電極層と、第2導電型ソース領域と、第2導電型ドレイン領域とを含み、

前記第2電界効果型トランジスタは、さらに、少なくとも前記第2導電型ソース領域と前記第2導電型ドレイン領域との間において形成された、第1の第1導電型ボディ領域とを有し、

前記第1の第1導電型ボディ領域と、前記第2の第1導電型コレクタ領域とは、電気的に接続され、

前記第2導電型ソース領域と、前記第2の第1導電型コレクタ領域とは、電気 的に接続され、

前記第2導電型ドレイン領域と、前記第2の第2導電型ベース領域とは、電気

的に接続され、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と は、電気的に接続され、

前記第1のゲート電極層と、前記第2のゲート電極層とは、電気的に接続されている。

[0007]

本発明によれば、たとえば次の作用効果を奏することができる。

[8000]

第1の素子形成領域において形成された第1バイポーラトランジスタおよび第1電界効果型トラジスタを含むスイッチング素子(以下「第1のスイッチング素子」という)によれば、基板浮遊効果が発生するのを抑えることができる。すなわち、しきい値電圧が変化したり、キンクやヒストリ効果が発生するのを抑えることができる。

[0009]

また、第2の素子形成領域において形成された第2バイポーラトランジスタおよび第2電界効果型トラジスタを含むスイッチング素子(以下「第2のスイッチング素子」という)によれば、基板浮遊効果が発生するのを抑えることができる。すなわち、しきい値電圧が変化したり、キンクやヒストリ効果が発生するのを抑えることができる。

[0010]

前記第1の第1導電型コレクタ領域と前記第2の第1導電型エミッタ領域とは、電気的に接続され、前記第1のゲート電極層と前記第2のゲート電極層とは、電気的に接続されていることから、第1のスイッチング素子と第2のスイッチング素子とでBICMOSインバータ回路を構成している。このBICMOSインバータ回路は、基板浮遊効果が抑えられた第1および第2のスイッチング素子により構成されているため、その特性を向上させることができる。

[0011]

本発明の半導体装置は、少なくとも次のいずれかの態様をとることができる。

[0012]

(1) さらに、前記第1のゲート電極層の側部に連続し、前記素子分離領域に 達する第1の電極層を有し、

前記第1のゲート電極層は、前記素子形成領域を跨ぐようにして形成され、

前記第1電界効果型トランジスタ形成領域における第1のゲート電極層と、前 記第1の電極層と、前記素子分離領域とで囲まれた第1の領域において、前記第 1導電型ソース領域が形成され、

前記第1のゲート電極層と、前記素子分離領域とで囲まれた第2の領域において、前記第1導電型ドレイン領域および前記第1導電型コレクタ領域が形成され

前記第1バイポーラトランジスタ形成領域における第1のゲート電極層と、前 記第1の電極層と、前記素子分離領域とで囲まれた第3の領域において、前記第 1導電型エミッタ領域が形成され、

前記第1の第2導電型ボディ領域は、少なくとも、前記第1電界効果型トランジスタ形成領域における第1のゲート電極層の下方、および前記第1の電極層の一部の下方において形成されている態様。

[0013]

(2) さらに、一方の端部が前記第2のゲート電極層の側部に連続し、他方の 端部が前記素子分離領域に達する第2の電極層を有し、

前記第2のゲート電極層は、前記第2の素子形成領域を跨ぐようにして形成され、

前記第2電界効果型トランジスタ形成領域における第2のゲート電極層と、前 記第2の電極層と、前記素子分離領域とで囲まれた第4の領域において、前記第 2導電型ドレイン領域が形成され、

前記第2のゲート電極層と、前記素子分離領域とで囲まれた第5の領域において、前記第2導電型ソース領域および前記第1導電型コレクタ領域が形成され、

前記第2バイポーラトランジスタ形成領域における第2のゲート電極層と、前 記第2の電極層と、前記素子分離領域とで囲まれた第6の領域において、前記第 1導電型エミッタ領域が形成され、

前記第1の第1導電型ボディ領域は、前記第2のゲート電極層の下方において

形成されている態様。

[0014]

または、本発明の半導体装置は、少なくとも次のいずれかの態様をとることが できる。

[0015]

(1) さらに、第1の層と第2の層とを有し、

前記第1の層は、一方の端部が前記第1のゲート電極層または前記第2の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第2の層は、一方の端部が前記第1のゲート電極層または前記第1の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第1のゲート電極層と前記第1の層と前記素子分離領域とで囲まれる第1の領域において、前記第1導電型ソース領域が形成され、

前記第1のゲート電極層と前記第2の層と前記素子分離領域とで囲まれる第2の領域において、前記第1導電型ドレイン領域および前記第1の第1導電型コレクタ領域が形成され、

前記第1の層と前記第2の層と前記素子分離領域とで囲まれる第3の領域において、前記第1の第1導電型エミッタ領域が形成され、

前記第1の層の一部の下、および、前記第2の層の一部の下の半導体層において、前記第1の第2導電型ベース領域が形成され、

前記第1の第2導電型ボディ領域は、少なくとも、前記第1のゲート電極層の 下および前記第1の層の一部の下の半導体層において形成されている熊様。

[0016]

(2) さらに、第3の層と第4の層とを有し、

前記第3の層は、一方の端部が前記第2のゲート電極層または前記第4の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第4の層は、一方の端部が前記第2のゲート電極層または前記第3の層に 連続し、他方の端部が前記素子分離領域に達し、

前記第2のゲート電極層と前記第3の層と前記素子分離領域とで囲まれる第4 の領域において、前記第2導電型ドレイン領域が形成され、

前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれる第5 の領域において、前記第2導電型ソース領域および前記第2の第1導電型コレク タ領域が形成され、

前記第3の層と前記第4の層と前記素子分離領域とで囲まれる第6の領域において、前記第2の第1導電型エミッタ領域が形成され、

前記第3の層の一部の下、および、前記第4の層の一部の下の半導体層において、前記第2の第2導電型ベース領域が形成され、

前記第1の第1導電型ボディ領域は、少なくとも、前記第2のゲート電極層の 下および前記第4の層の一部の下の半導体層において形成され、

前記第3の層の一部の下の半導体層において、前記第2の第2導電型ベース領域と前記第2導電型ドレイン領域とを電気的に接続するための第2の第2導電型ボディ領域が設けられている態様。

[0017]

また、本発明の半導体装置は、少なくとも次のいずれかの態様をとることがで きる。

[0018]

(1) さらに、前記第1の素子形成領域において、第2の第1導電型ボディ領域を有し、

前記第1の第2導電型ベース領域と前記第1の第1導電型コレクタ領域との間 の半導体層において形成されている態様。

[0019]

(2) さらに、前記第1の素子形成領域において、第2導電型の不純物拡散層が形成され、

前記第2導電型の不純物拡散層は、前記第1の領域における半導体層であって、前記第1導電型ソース領域と前記第1の第2導電型ボディ領域との間の半導体層において形成され、

前記第1導電型ソース領域と、前記第1の第2導電型ボディ領域とは、前記第 2導電型の不純物拡散層を介して、電気的に接続されている態様。

[0020]

(3)前記第2導電型の不純物拡散層と前記第1導電型ソース領域とを電気的 に接続するためのコンタクト層が形成され、

前記コンタクト層は、前記第2導電型の不純物拡散層と前記第1導電型ソース 領域とを跨ぐようにして形成された態様。

[0021]

(4) 前記第1の第1導電型コレクタ領域と、前記第1の第1導電型エミッタ 領域との間の半導体層であって、前記素子分離領域の近傍の半導体層に、第3の 第2導電型ボディ領域が形成されている態様。

[0022]

(5)前記第2の素子形成領域において、前記第2導電型ソース領域と、前記第2の第1導電型コレクタ領域とを電気的に接続するためのコンタクト層が形成され、

前記コンタクト層は、前記第2導電型ソース領域と、前記第2の第1導電型コレクタ領域とを跨ぐようにして形成されている態様。

[0023]

(6)前記第2の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ 領域との間の半導体層であって、前記素子分離領域の近傍の半導体層に、第4の 第2導電型ボディ領域が形成されている態様。

[0024]

(7) 前記第1導電型は、n型であり、前記第2導電型は、p型である態様。 または、前記第1導電型は、p型であり、前記第2導電型は、n型である態様。

[0025]

(8) 前記半導体層は、シリコン層である態様。

[0026]

(b) 本発明の第2の半導体装置は、

絶縁層と、

前記絶縁層上に形成された半導体層と、

前記半導体層内に形成された素子分離領域と、

前記素子分離領域によって画定された、第1の素子形成領域と、第2の素子形

成領域とを含み、

前記第1の素子形成領域には、第1バイポーラトランジスタと第1電界効果型 トラジスタとをともに含み、

前記半導体層の上に、第1のゲート電極層が形成され、

前記第1のゲート電極層は、前記第1の素子形成領域を跨ぐようにして形成され、

前記半導体層の上に、第1の電極層が形成され、

前記第1の電極層は、一方の端部が前記第1のゲート電極層の側部に連続し、 他方の端部が前記素子分離領域に達し、

前記第1電界効果型トランジスタの形成領域における第1のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで囲まれる第1の領域の少なくとも一 部において、第1の第1導電型不純物拡散層が形成され、

前記第1のゲート電極層と、前記素子分離領域と、で囲まれる第2の領域において、第2の第1導電型不純物拡散層が形成され、

前記第1バイポーラトランジスタの形成領域における第1のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで画定される第3の領域において、第 3の第1導電型不純物拡散層が形成され、

前記第1電界効果型トランジスタの形成領域における第1のゲート電極層および前記第1の電極層の下方において、第1の第2導電型ボディ領域が形成され、

前記第1バイポーラトランジスタの形成領域における第1のゲート電極層および前記第1の電極層の下方であって、前記第3の第1導電型不純物拡散層の周囲 に沿って、第1の第2導電型不純物拡散層が設けられ、

前記第1の第2導電型ボディ領域と、前記第1の第1導電型不純物拡散層とは 、電気的に接続され、

前記第1の第2導電型ボディ領域と、前記第1の第2導電型不純物拡散層とは 、電気的に接続され、

前記第2の素子形成領域には、第2バイポーラトランジスタと第2電界効果型 トラジスタとをともに含み、

前記半導体層の上に、第2のゲート電極層が形成され、

前記第2のゲート電極層は、前記第2の素子形成領域を跨ぐようにして形成され、

前記半導体層の上に、第2の電極層が形成され、

前記第2の電極層は、一方の端部が前記第2のゲート電極層の側部に連続し、 他方の端部が前記素子分離領域に達し、

前記第2電界効果型トランジスタの形成領域における第2のゲート電極層と、 前記第1の電極層と、前記素子分離領域とで囲まれる第4の領域において、第2 の第2導電型不純物拡散層が形成され、

前記第2のゲート電極層と、前記素子分離領域とで囲まれる第5の領域のうち、前記第2電界効果型トランジスタの形成領域において、第3の第2導電型不純物拡散層が形成され、

前記第2バイポーラトランジスタの形成領域における第5の領域において、第 4の第1導電型不純物拡散層が形成され、

前記第2バイポーラトランジスタの形成領域における第2のゲート電極層と、 前記第2の電極層と、前記素子分離領域とで囲まれる第6の領域において、第5 の第1導電型不純物拡散層が形成され、

前記第2のゲート電極層の下方において、第1導電型ボディ領域が形成され、 前記第2バイポーラトランジスタの形成領域における第2のゲート電極層およ び前記第2の電極層の下方であって、前記第5の第1導電型不純物拡散層の周囲

前記第1導電型ボディ領域と、前記第4の第1導電型不純物拡散層とは、電気 的に接続され、

に沿って、第4の第2導電型不純物拡散層が設けられ、

前記第3の第2導電型不純物拡散層と、前記第4の第1導電型不純物拡散層と は、電気的に接続され、

前記第2の第2導電型不純物拡散層と、前記第4の第2導電型不純物拡散層と は、電気的に接続され、

前記第2の第1導電型不純物拡散層と、前記第5の第1導電型不純物拡散層と は、電気的に接続され、

前記第1のゲート電極層と、前記第2のゲート電極層とは、電気的に接続され

ている。

[0027]

(半導体装置の製造方法)

(a) 本発明の第1の半導体装置の製造方法は、

絶縁層と、

前記絶縁層の上に形成された半導体層とを含む半導体装置の製造方法であって

前記半導体層において素子分離領域を形成し、第1の素子形成領域および第2 の素子形成領域を画定する工程(A)、

前記第1の素子形成領域において、第1電界効果型トランジスタと第1バイポーラトランジスタとを形成する工程(B)であって、

前記工程(B)は、

- (B-1)少なくとも、第1のゲート電極層の形成予定領域における半導体層において、第1の第2導電型ボディ領域を形成する工程、
- (B-2)前記第1の素子形成領域における半導体層の上に、第1のゲート電極層および第1の電極層を形成する工程であって、

前記第1の電極層は、前記第1のゲート電極層に連続し、かつ、前記素子分離 領域に達し、

- (B-3) 前記バイポーラトランジスタの形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれる第3の領域の半導体層において、第1の第2導電型不純物拡散層を形成する工程、
- (B-4) 熱処理をすることにより、前記第1の第2導電型不純物拡散層を熱拡散して、前記第1のゲート電極層の一部の下、および前記第1の電極層の下の半導体層において、前記第1バイポーラトランジスタの第1の第2導電型ベース領域を形成し、該第1の第2導電型ベース領域と前記第1の第2導電型ボディ領域とを電気的に接続する工程、
- (B-5)前記第1電界効果型トランジスタの形成領域における第1のゲート電極層と、前記第1の電極層と、前記素子分離領域とで囲まれた第1の領域の少なくとも一部に、前記第1電界効果型トランジスタの、第1導電型ソース領域を形

成する工程、

- (B-6)前記第1のゲート電極層と前記素子分離領域とで囲まれた第2の領域の一部に、前記第1電界効果型トランジスタの、第1導電型ドレイン領域を形成する工程、
- (B-7) 前記第2の領域の一部に、前記第1バイポーラトランジスタの、第1 の第1導電型コレクタ領域を形成する工程、および
- (B-8)前記第3の領域において、前記第1バイポーラトランジスタの、第1 の第1導電型エミッタ領域を形成する工程、および
- (B-9) 前記第1の第2導電型ボディ領域と前記第1導電型ソース領域を電気的に接続する工程を含み、

前記第2の素子形成領域において、第2電界効果型トランジスタと第2バイポーラトランジスタとを形成する工程(C)であって、

前記工程(C)は、

- (C-1)少なくとも、第2のゲート電極層の形成予定領域における半導体層において、第1の第1導電型ボディ領域を形成する工程、
- (C-2) 少なくとも、第2の電極層の形成予定領域における半導体層の一部において、第2の第2導電型ボディ領域を形成する工程、
- (C-3) 前記第2の素子形成領域における半導体層の上に、第2のゲート電極層および第2の電極層を形成する工程であって、

前記第2の電極層は、一方の端部が前記ゲート電極層の側部に連続し、かつ、 他方の端部が前記素子分離領域に達し、

- (C-4) 前記第2バイポーラトランジスタの形成領域における第2のゲート電極層と、前記第2の電極層と、前記素子分離領域とで囲まれる第6の領域の半導体層において、第2の第2導電型不純物拡散層を形成する工程、
- (C-5) 熱処理をすることにより、前記第2の第2導電型不純物拡散層を熱拡散して、前記第2のゲート電極層の一部の下、および前記第2の電極層の下の半導体層において、前記第2バイポーラトランジスタの、第2の第2導電型ベース領域を形成し、該第2の第2導電型ベース領域と前記第2の第2導電型ボディ領域とを電気的に接続する工程、

(C-6)前記第2電界効果型トランジスタの形成領域における第2のゲート電極層と前記第2の電極層と前記素子分離領域とで囲まれた第4の領域に、前記第2電界効果型トランジスタの、第2導電型ドレイン領域を形成する工程であって

前記第2導電型ドレイン領域は、前記第2の第2導電型ボディ領域を介して、 前記第2の第2導電型ベース領域と電気的に接続し、

- (C-7) 前記第2のゲート電極層と前記素子分離領域とで囲まれた第5の領域の一部に、前記第2電界効果型トランジスタの、第2導電型ソース領域を形成する工程、
- (C-8) 前記第5の領域の一部に、前記第2バイポーラトランジスタの、第2 の第1導電型コレクタ領域を形成する工程であって、

前記第2の第1導電型コレクタ領域は、前記第1の第1導電型ボディ領域と電 気的に接続し、

- (C-9) 前記第6の領域において、前記第2バイポーラトランジスタの、第2 の第1導電型エミッタ領域を形成する工程、および
- (C-10)前記第2導電型ソース領域と前記第2の第1導電型コレクタ領域と を電気的に接続する工程を含み、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と を電気的に接続する工程(D)、および

前記第1のゲート電極層と、前記第2のゲート電極層とを、電気的に接続する 工程(E)を含む。

[0028]

(b)本発明の第2の半導体装置の製造方法は、

絶縁層と、

前記絶縁層の上に形成された半導体層とを含む半導体装置の製造方法であって

前記半導体層において素子分離領域を形成し、第1の素子形成領域および第2 の素子形成領域を画定する工程(F)、

前記第1の素子形成領域において、第1電界効果型トランジスタと第1バイポ

ーラトランジスタとを形成する工程(G)であって、

前記工程(G)は、

- (G-1)少なくとも、第1のゲート電極層の形成予定領域および第1の層の形成予定領域における半導体層において、第1の第2導電型ボディ領域を形成する工程、
- (G-2)前記第1の素子形成領域における半導体層の上に、第1のゲート電極層を形成する工程、
- (G-3) 前記第1の素子形成領域における半導体層の上に、第1の層を形成する工程であって、

前記第1の層は、一方の端部が前記第1のゲート電極層または第2の層に連続 し、他方の端部が素子分離領域に達し、

(G-4)前記第1の素子形成領域における半導体層の上に、第2の層を形成する工程であって、

前記第2の層は、一方の端部が前記第1のゲート電極層または第1の層に連続 し、他方の端部が素子分離領域に達し、

- (G-5)前記第1の層と、前記第2の層と、前記素子分離領域とで囲まれる第 3の領域の半導体層において、第1の第2導電型不純物拡散層を形成する工程、
- (G-6) 熱処理をすることにより、前記第1の第2導電型不純物拡散層を熱拡散して、前記第1の層の一部の下、および前記第2の層の一部の下の半導体層において、前記第1バイポーラトランジスタの第1の第2導電型ベース領域を形成し、該第1の第2導電型ベース領域と前記第1の第2導電型ボディ領域とを電気的に接続する工程、
- (G-7) 前記ゲート電極層と前記第1の層と前記素子分離領域とで囲まれた第 1の領域の少なくとも一部に、前記第1電界効果型トランジスタの、第1導電型 ソース領域を形成する工程、
- (G-8) 前記ゲート電極層と前記第2の層と前記素子分離領域とで囲まれた第 2の領域の一部に、前記第1電界効果型トランジスタの、第1導電型ドレイン領域を形成する工程、
- (G-9) 前記第1のゲート電極層と前記第2の層と前記素子分離領域とで囲ま

れた第2の領域の一部に、前記第1バイポーラトランジスタの、第1の第1導電型コレクタ領域を形成する工程、および

(G-10) 前記第1の層と前記第2の層と前記素子分離領域とで囲まれた第3の領域において、前記第1バイポーラトランジスタの、第1の第1導電型エミッタ領域を形成する工程、および

(G-11) 前記第1の第2導電型ボディ領域と前記第1導電型ソース領域を電気的に接続する工程を含み、

前記第2の素子形成領域において、第2電界効果型トランジスタと第2バイポーラトランジスタとを形成する工程(H)であって、

前記工程(H)は、

(H-1)少なくとも、第2のゲート電極層の形成予定領域および第4の層の形成予定領域における半導体層において、第1の第1導電型ボディ領域を形成する工程、

(H-2)少なくとも、第3の層の形成予定領域における半導体層の一部において、第2の第2導電型ボディ領域を形成する工程、

(H-3)前記第2の素子形成領域における半導体層の上に、第2のゲート電極層を形成する工程、

(H-4) 前記第2の素子形成領域における半導体層の上に、第3の層を形成する工程であって、

前記第3の層は、一方の端部が前記第2のゲート電極層または第4の層に連続 し、他方の端部が素子分離領域に達し、

(H-5) 前記第2の素子形成領域における半導体層の上に、第4の層を形成する工程であって、

前記第4の層は、一方の端部が前記第2のゲート電極層または第3の層に連続 し、他方の端部が素子分離領域に達し、

(H-6)前記第3の層と、前記第4の層と、前記素子分離領域とで囲まれる第6の領域の半導体層において、第2の第2導電型不純物拡散層を形成する工程、

(H-7) 熱処理をすることにより、前記第2の第2導電型不純物拡散層を熱拡 散して、前記第3の層の一部の下、および前記第4の層の一部の下の半導体層に おいて、前記第2バイポーラトランジスタの、第2の第2導電型ベース領域を形成し、該第2の第2導電型ベース領域と前記第2の第2導電型ボディ領域とを電気的に接続する工程、

(H-8)前記第2のゲート電極層と前記第3の層と前記素子分離領域とで囲まれた第4の領域に、前記第2電界効果型トランジスタの、第2導電型ドレイン領域を形成する工程であって、

前記第2導電型ドレイン領域は、前記第2の第2導電型ボディ領域を介して、 前記第2の第2導電型ベース領域と電気的に接続し、

(H-9)前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれた第5の領域の一部において、前記第2電界効果型トランジスタの、第2導電型ソース領域を形成する工程、

(H-10)前記第2のゲート電極層と前記第4の層と前記素子分離領域とで囲まれた第5の領域の一部において、前記第2バイポーラトランジスタの、第2の第1導電型コレクタ領域を形成する工程であって、

前記第2の第1導電型コレクタ領域は、前記第1の第1導電型ボディ領域と電 気的に接続し、

(H-11) 前記第3の層と前記第4の層と前記素子分離領域とで囲まれた第6の領域において、前記第2バイポーラトランジスタの、第2の第1導電型エミッタ領域を形成する工程、および

(H-12) 前記第2導電型ソース領域と前記第2の第1導電型コレクタ領域と を電気的に接続する工程を含み、

前記第1の第1導電型コレクタ領域と、前記第2の第1導電型エミッタ領域と を電気的に接続する工程(I)、および

前記第1のゲート電極層と、前記第2のゲート電極層とを、電気的に接続する 工程(J)を含む。

[0029]

本発明の第2の半導体装置の製造方法は、少なくとも次のいずれかの態様をと ることができる。

29

[0030]

(1) さらに、前記第1の素子形成領域における第2の層の下の半導体層であって、前記素子分離領域の近傍の半導体層に、第3の第2導電型ボディ領域を形成する工程を含む態様。

[0031]

(2) さらに、前記第2の素子形成領域における第4の層の下の半導体層であって、前記素子分離領域の近傍の半導体層に、第4の第2導電型ボディ領域を形成する工程を含む態様。

[0032]

(3) 前記第1導電型は、n型であり、前記第2導電型は、p型である態様。 または、前記第1導電型は、p型であり、前記第2導電型は、n型である態様。

[0033]

(4) 前記半導体層は、シリコン層である態様。

[0034]

【発明の実施の形態】

以下、本発明の好適な実施の形態について図面を参照しながら説明する。

[0035]

[半導体装置]

(全体構成)

図1は、実施の形態に係る半導体装置を模式的に示す平面図である。図2は、 実施の形態に係る半導体装置の等価回路を示す。

[0036]

半導体装置1000は、第1のスイッチング素子1000Aと、第2のスイッチング素子1000Bとを有する。第1のスイッチング素子1000Aは、素子分離領域14で画定された第1の素子形成領域16aにおいて形成されている。第2のスイッチング素子1000Bは、素子分離領域14で画定された第2の素子形成領域16bにおいて形成されている。第1のスイッチング素子1000Aと、第2のスイッチング素子1000Bとで、BICMOSインバータ回路を構成している。以下、第1のスイッチング素子1000Aおよび第2のスイッチング素子1000Bとを具体的に説明する。

[0037]

(第1のスイッチング素子)

以下、第1のスイッチング素子を説明する。図3は、第1のスイッチング素子を模式的に示す平面図である。図4は、第1のゲート電極層が形成されている層およびその層より下における第1のスイッチング素子の平面を模式的に示す平面図である。図5は、半導体層が形成されている層における第1のスイッチング素子の平面を模式的に示す平面図である。具体的には、不純物拡散層およびボディ領域の構成を示す。図5において、右下がりの細い斜線領域はn型の領域を示し、左下がりの細い斜線領域はp型の領域を示す。図6は、図3におけるA-A線に沿った断面を模式的に示す断面図である。図6は、具体的には第1電界効果型トランジスタの断面を模式的に示す断面図である。図7は、図3におけるB-B線に沿った断面を模式的に示す断面図である。図8は、図4におけるC-C線に沿った断面を模式的に示す断面図である。図8は、具体的には第1バイポーラトランジスタの断面を模式的に示す断面図である。図3~図5において、太い斜線領域は、素子分離領域を示す。

[0038]

第1のスイッチング素子1000Aは、第1電界効果型トランジスタ(MOSトランジスタ)100と第1バイポーラトランジスタ200とで構成されている。第1電界効果型トランジスタ100および第1バイポーラトランジスタ200は、第1の素子形成領域16a内において形成されている。第1電界効果型トランジスタ100はn型であり、第1バイポーラトランジスタ200はnpn型である。

[0039]

第1電界効果型トランジスタ100は、図6に示すように、第1のゲート電極層110と、n型ソース領域120と、n型ドレイン領域130とを有する。第1バイポーラトランジスタ200は、図8に示すように、第1のn型エミッタ領域210と、第1のp型ベース領域220と、第1のn型ボディ領域(第2の第1導電型ボディ領域)52aと、第1のn型コレクタ領域230とを有する。以下、具体的に、第1電界効果型トランジスタ100および第1バイポーラトラン

ジスタ200の構成を説明する。

[0040]

まず、図4を参照して、第1のゲート電極層110が形成された層を説明する。第1のゲート電極層110は、第1のゲート絶縁層(図4において図示せず)140を介して、第1の素子形成領域16aの所定領域の上に形成されている。具体的には、第1のゲート電極層110は、第1の素子形成領域16aを跨ぐように形成されている。すなわち、第1のゲート電極層110は、素子分離領域14から第1の素子形成領域16aを経由し、再び素子分離領域14にまで延在している。第1のゲート電極層110の側部には、第1の電極層60が形成されている。第1の電極層60は、第1の素子形成領域16aの所定領域の上に形成され、素子分離領域14まで延在している。第1の電極層60と第1のゲート電極層110とは、一体的に形成されている。

[0041]

次に、図4および図5を参照して、半導体層10aが形成されている層を説明する。第1のゲート電極層110と第1の電極層60と素子分離領域14とで囲まれる領域のうち、第1電界効果型トランジスタ100が形成された側の領域を第1の領域A10とし、第1バイポーラトランジスタ200が形成された側の領域を第3の領域A30とする。第1の領域A10の一部の半導体層10aにおいて、n型ソース領域120が形成されている。n型ソース領域120は、n型不純物拡散層からなる。

[0042]

第1のゲート電極層110と素子分離領域14とで囲まれる領域を、第2の領域A20とする。第2の領域A20の一部の半導体層10aにおいて、n型ドレイン領域130が形成されている。また、第2の領域A20の一部の半導体層において、第1のn型コレクタ領域230が形成されている。n型ドレイン領域130と第1のn型コレクタ領域230とは、相互に電気的に接続されて構成されている。具体的には、n型ドレイン領域130および第1のn型コレクタ領域230は、それぞれn型不純物拡散層から構成され、こられのn型不純物拡散層は、相互に連続して一体的に形成されている。

[0043]

第3の領域A30において、第1のn型エミッタ領域210が形成されている。第1のn型エミッタ領域210は、n型不純物拡散層から構成されている。第1のn型エミッタ領域210は、n型ソース領域120と離間して形成されている。すなわち、第1のn型エミッタ領域210は、n型ソース領域120と構造的に分離されている。

[0044]

第1の素子形成領域16aにおいて、第3の領域A30に隣接している、第1のゲート電極層110および第1の電極層60の下方には、第1のp型ベース領域220が形成されている。第1のp型ベース領域220は、p型不純物拡散層から構成されている。第1のp型ベース領域220は、第1のn型エミッタ領域210の周囲に沿って形成されている。

[0045]

第1の素子形成領域16aにおいて、第1のゲート電極層110の下における 半導体層10aと、第1の電極層60の一部の下の半導体層10aとにおいて、 第1のp型ボディ領域50aが形成されている。第1のp型ボディ領域50aは 、第1の電極層60の下において、第1のp型ベース領域220と電気的に接続 されている。

[0046]

第1の素子形成領域16aにおいて、第2の電極層70の下の半導体層10a であって、素子分離領域14の近傍における半導体層10aにおいて、第2のp 型ボディ領域(第3の第2導電型ボディ領域)50bが形成されている。

[0047]

第1の領域A10であって、n型ソース領域120以外の領域において、p型不純物拡散層40が形成されている。具体的には、p型不純物拡散層40は、第1のp型ボディ領域50aとn型ソース領域120との間において、形成されている。

[0048]

第1の素子形成領域16aにおける、第1バイポーラトランジスタ200の形

成領域におけるゲート電極層110の一部の下の半導体層10aにおいて、第1のn型ボディ領域52aが形成されている。第1のn型ボディ領域52aは、第1のp型ベース領域220と第1のn型コレクタ領域230との間において形成されている。

[0049]

次に、半導体層10a上について、図3および図6~図8を参照して説明する。半導体層10aの上には、層間絶縁層80が形成されている。層間絶縁層80の所定の領域には、第1~第4のスルーホール82a,82b,82c,82dが形成されている。第1のスルーホール82aは、第1の領域A10において形成され、かつ、n型ソース領域120とp型不純物拡散層40とを跨ぐようにして形成されている。第2のスルーホール82bは、第2の領域A20において形成されている。第3のスルーホール82cは、第3の領域A30において形成されている。第4のスルーホール82dは、第1のゲート電極層110を取り出すために形成されている。

[0050]

第1のスルーホール82a内には、第1のコンタクト層84aが形成されている。第1のコンタクト層84aは、n型ソース領域120とp型不純物拡散層40とを電気的に接続させる機能を有する。これにより、第1のp型ボディ領域50aとn型ソース領域120とは、p型不純物拡散層40を介して電気的に接続される。第2~第4のスルーホール82b,82c,82d内には、それぞれ第2~4のコンタクト層84b,84c,84dが形成されている。

[0051]

層間絶縁層80の上において、第2のコンタクト層84bと電気的に接続された第1の配線層90aが形成されている。また、層間絶縁層80の上において、第3のコンタクト層84cと電気的に接続された第2の配線層90bが形成されている。第2の配線層90bは、接地される。また、層間絶縁層80の上において、第4のコンタクト層84dと電気的に接続された第3の配線層90cが形成されている。

[0052]

(第2のスイッチング素子)

以下、第2のスイッチング素子を説明する。図9は、第2のスイッチング素子を模式的に示す平面図である。図10は、第2のゲート電極層が形成されている層およびその層より下における第2のスイッチング素子の平面を模式的に示す平面図である。図11は、半導体層が形成されている層における第2のスイッチング素子の平面を模式的に示す平面図である。具体的には、不純物拡散層およびボディ領域の構成を示す。図11において、右下がりの細い斜線領域はn型の領域を示し、左下がりの細い斜線領域はp型の領域を示す。図12は、図9におけるD-D線に沿った断面を模式的に示す断面図である。図12は、具体的には電界効果型トランジスタの断面を模式的に示す断面図である。図13は、図9におけるE-E線に沿った断面を模式的に示す断面図である。図14は、図9におけるF-F線に沿った断面を模式的に示す断面図である。図14は、具体的にはバイポーラトランジスタの断面を模式的に示す断面図である。図17は、具体的にはバイポーラトランジスタの断面を模式的に示す断面図である。図17は、具体的にはバイポーラトランジスタの断面を模式的に示す断面図である。図9~図11において、太い斜線領域は、素子分離領域を示す。

[0053]

第2のスイッチング素子1000Bは、第2電界効果型トランジスタ(MOSトランジスタ)300と第2バイポーラトランジスタ400とで構成されている。第1電界効果型トランジスタ300および第2バイポーラトランジスタ400は、第2の素子形成領域16bにおいて形成されている。第2電界効果型トランジスタ300はp型であり、第2バイポーラトランジスタ400はnpn型である。

[0054]

第2電界効果型トランジスタ300は、図12に示すように、第2のゲート電極層310と、p型ソース領域320と、p型ドレイン領域330とを有する。第2バイポーラトランジスタ400は、図14に示すように、第2のn型エミッタ領域410と、第2のp型ベース領域220と、第2のn型ボディ領域(第1の第1導電型ボディ領域)54aと、第2のn型コレクタ領域430とを有する。以下、具体的に、第2電界効果型トランジスタ300および第2バイポーラトランジスタ400の構成を説明する。

[0055]

まず、図10を参照して、第2のゲート電極層310が形成された層を説明する。第2のゲート電極層310は、ゲート絶縁層(図10において図示せず)340を介して、第2の素子形成領域16bの所定領域の上に形成されている。具体的には、第2のゲート電極層310は、第2の素子形成領域16bを跨ぐように形成されている。すなわち、第2のゲート電極層310は、素子分離領域14から第2の素子形成領域16bを経由し、再び素子分離領域14にまで延在している。第2ので、ト電極層310の側部には、第2の電極層62が形成されている。第2の電極層62は、第2のゲート電極層310と接続されている。第2の電極層62は、第2の素子形成領域16bの所定領域の上に形成され、素子分離領域14まで延在している。第2の電極層62と第2のゲート電極層310とは、一体的に形成されている。

[0056]

次に、図10および図11を参照して、半導体層10aが形成されている層を 説明する。第2のゲート電極層310と第2の電極層62と素子分離領域14と で囲まれる領域のうち、第2電界効果型トランジスタ300が形成された側の領 域を第4の領域A40とし、第2バイポーラトランジスタ400が形成された側 の領域を第6の領域A60とする。第4の領域A40の半導体層10aにおいて 、p型ソース領域330が形成されている。p型ソース領域330は、p型不純 物拡散層からなる。

[0057]

第2のゲート電極層310と素子分離領域14とで囲まれる領域を、第5の領域A50とする。第5の領域A50の一部の半導体層10aにおいて、p型ソース領域320が形成されている。p型ソース領域320は、p型不純物拡散層から構成されている。また、第5の領域A50の一部の半導体層10aにおいて、第2のn型コレクタ領域430が形成されている。第2のn型コレクタ領域430は、n型不純物拡散層から構成されている。

[0058]

第6の領域A60において、第2のn型エミッタ領域410が形成されている

。第2のn型エミッタ領域410は、n型不純物拡散層から構成されている。

[0059]

第2の素子形成領域16bにおいて、第6の領域A60に隣接する、第2のゲート電極層310および第2の電極層62の下方には、第2のp型ベース領域420が形成されている。第2のp型ベース領域420は、p型不純物拡散層から構成されている。第2のp型ベース領域420は、第2のn型エミッタ領域410の周囲に沿って形成されている。

[0060]

第2の素子形成領域16bにおいて、第2のゲート電極層310の下の半導体層10aとにおいて、第2のn型ボディ領域54aが形成されている。第2のn型ボディ領域54aは、第2のn型コレクタ領域430と電気的に接続されている。

[0061]

第2の電極層62の下の半導体層10aにおいて、第3のp型ボディ領域(第2の第2導電型ボディ領域)50cが形成されている。第3のp型ボディ領域50cは、p型ドレイン領域330と第2のp型ベース領域420との間において形成されている。第3のp型ボディ領域50cにより、p型ドレイン領域330と第2のp型ベース領域420とが電気的に接続される。

[0062]

第2の素子形成領域16bにおいて、第2バイポーラトランジスタの形成領域における第2のゲート電極層310の下の半導体層10aであって、素子分離領域14の近傍における半導体層10aにおいて、第4のp型ボディ領域50dが形成されている。

[0063]

次に、半導体層10a上について、図9および図12~図14を参照して説明する。半導体層10aの上には、層間絶縁層80が形成されている。層間絶縁層80の所定の領域には、第5~第8のスルーホール82e,82f,82g,82hが形成されている。第5のスルーホール82eは、第4の領域A40において形成されている。第6のスルーホール82fは、第5の領域A50において形

成されている。第6のスルーホール82fは、p型ソース領域320と第2のn型コレクタ領域430とを跨ぐようにして形成されている。第7のスルーホール82gは、第6の領域A60において形成されている。第8のスルーホール82hは、第2のゲート電極層310を取り出すために形成されている。

[0064]

第5~第8のスルーホール82e, 82f, 82g, 82h内には、それぞれ第5~8のコンタクト層84e, 84f, 84g, 84hが形成されている。第6のコンタクト層84fは、p型ソース領域320と第2のn型コレクタ領域430とを電気的に接続させる機能する。

[0065]

層間絶縁層80の上において、第6のコンタクト層84fと電気的に接続された第4の配線層90dが形成されている。また、層間絶縁層80の上において、第7のコンタクト層84gと電気的に接続された第5の配線層90eが形成されている。また、層間絶縁層80の上において、第8のコンタクト層84hと電気的に接続された第3の配線層90fが形成されている。

[0066]

(接続関係)

以下、第1のスイッチング素子1000Aと第2のスイッチング素子1000 Bとの接続関係を説明する。

[0067]

第1のスイッチング素子1000Aに係る第1のn型コレクタ領域230と、第2のスイッチング素子1000Bに係る第2のn型エミッタ領域410とは、電気的に接続されている。また、第3の配線層90aと第6の配線層90fとは、電気的に接続されている。その結果、第1のゲート電極層60と第3のゲート電極層62とが電気的に接続される。

[0068]

以下、実施の形態に係る半導体装置の作用効果を説明する。

[0069]

(1) 本実施の形態に係る第1のスイッチング素子1000Aによれば、基板

浮遊効果が発生するのを抑えることができる。すなわち、しきい値電圧が変化したり、キンクやヒストリ効果が発生するのを抑えることができる。

[0070]

(2)本実施の形態に係る第2のスイッチング素子1000Bによれば、基板 浮遊効果が発生するのを抑えることができる。すなわち、しきい値電圧が変化し たり、キンクやヒストリ効果が発生するのを抑えることができる。

[0071]

(3) BICMOSインバータ回路は、基板浮遊効果が抑えられた第1および 第2のスイッチング素子1000A, 1000Bにより構成されているため、そ の特性を向上させることができる。

[0072]

[半導体装置の製造方法]

以下、実施の形態に係る半導体装置の製造方法を説明する。図15~図20は、実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。図16~図20において、左下がりの細い斜線領域はp型領域を示し、右下がりの細い斜線領域はn型領域を示す。

[0073]

まず、図15に示すように、SOI基板10における半導体層10aにおいて、素子分離領域14を形成する。素子分離領域14が形成されることにより、第1の素子形成領域16aおよび第2の素子形成領域16bが規定される。素子分離領域14の形成方法としては、LOCOS法、トレンチ分離方法を挙げることができる。

[0074]

次に、リソグラフィ技術を利用して、第1および第2の素子形成領域16a, 16bの全体に、n型の不純物をイオン注入することにより、n型ボディ領域5 2a, 54aを形成する。

[0075]

次に、リソグラフィ技術を利用して第1の素子形成領域16aの所定領域にp型の不純物をイオン注入することにより第1のp型ボディ領域50aを形成し、

第2の素子形成領域16bの所定領域に、p型の不純物をイオン注入することにより、第3のp型ボディ領域50cを形成する。p型の不純物がイオン注入された結果、第1の素子形成領域16aにおいて所定の領域のみに第1のn型ボディ領域52aが形成され、第2の素子形成領域16bにおいて所定の領域のみに第2のn型ボディ領域54aが形成される。

[0076]

素子分離領域14がLOCOS法により形成される場合には、第1バイポーラトランジスタ側の、第1のゲート電極層の形成予定領域110Aにおける半導体層10aであって、素子分離領域14の近傍の半導体層10aにおいて、第2のp型ボディ領域50bが形成されることが好ましい。また、素子分離領域14がLOCOS法により形成される場合には、第2バイポーラトランジスタ側の、第2のゲート電極層の形成予定領域310Aにおける半導体層10aであって、素子分離領域14の近傍の半導体層10aにおいて、第4のp型ボディ領域50dが形成されることが好ましい。

[0077]

次に、CVD法などにより、全面にポリシリコン層(図示せず)を堆積する。 この後、リソグラフィおよびエッチング技術により、ポリシリコン層をパターニングし、図17に示すように、第1のゲート電極層110と、第1の電極層60 と、第2のゲート電極層310と、第2の電極層62とを形成する。

[0078]

次に、図18に示すように、リソグラフィ技術を利用して、第3の領域A30内に、選択的にp型の不純物をイオン注入し、第1のp型不純物拡散層222を形成する。また、これと同時に、リソグラフィ技術を利用して、第6の領域A30内に、選択的にp型の不純物をイオン注入し、第2のp型不純物拡散層422を形成する。

[0079]

次に、図19に示すように、SOI基板10を熱処理することにより、第1および第2のp型不純物拡散層222,422を熱拡散する。こうして、第1のゲート電極層60および第1の電極層60の一部の下方において、第1のp型ベー

ス領域220が形成される。また、第2のゲート電極層310および第2の電極層62の一部の下方において、第2のp型ベース領域420が形成される。より具体的には、熱処理温度が1100 $\mathbb C$ の場合には熱処理時間はたとえば10分であり、熱処理温度が1050 $\mathbb C$ の場合には熱処理時間はたとえば30分である。

[0080]

次に、図20に示すように、リソグラフィ技術を利用して、素子形成領域16の所定領域内に、選択的にn型の不純物をイオン注入する。こうして、第1の領域A10において、n型ソース領域120が形成され、第2の領域A20においてn型ドレイン領域130および第1のn型コレクタ領域230が形成され、第3の領域A30において第1のn型エミッタ領域210が形成される。また、第5の領域A50において第2のコレクタ領域430が形成され、第6の領域A60において第2のコレクタ領域410が形成される。

[0081]

次に、リソグラフィ技術を利用して、p型の不純物をイオン注入して、第1の 領域A10内の所定領域にp型不純物拡散層40を形成し、第4の領域にp型ド レイン領域330を形成し、第5の領域の所定領域にp型ソース領域320を形 成する。

[0082]

次に、図1、図6~図8および図12~14に示すように、SOI基板10の上に、公知の方法により、酸化シリコンからなる層間絶縁層80を形成する。次に、層間絶縁層80内の所定領域において、第1~第8のスルーホール82a,82b,82c,82d,82e,82f,82g,82hを形成する。次に、第1~第8のスルーホール82a,82b,82c,82d,82e,82f,82g,82h内に、導電層が充填され、第1~第8のコンタクト層84a,84b,84c,84d,84e,84f,84g,84hが形成される。次に、層間絶縁層80の上に、所定のパターンを有する第1~第6の配線層90a,90b,90c,90d,90e,90fを形成する。なお、第1の配線層90aと第5の配線層90eとは電気的に接続され、第3の配線層90cと第6の配線層90fとは電気的に接続される。こうして、本実施の形態に係る半導体装置1

000が形成される。

[0083]

(作用効果)

以下、実施の形態に係る半導体装置の製造方法における作用効果を説明する。

[0084]

(1)本実施の形態においては、第3の領域A30において第1のp型不純物拡散層222を形成し、その第1のp型不純物拡散層222を熱処理することにより、p型不純物を熱拡散して第1のp型ベース領域220を形成している。これにより、第1の電極層60の下において、第1のp型ベース領域220と、第1のp型ボディ領域50aとが電気的に接続される。したがって、本実施の形態の製造方法によれば、p型ベース領域220を引き出すためのコンタクト層を形成することなく、第1のp型ベース領域220と、第1のp型ボディ領域50aとを電気的に接続することができる。

[0085]

また、本実施の形態においては、第1のゲート電極層110および第1の電極層60をマスクとして、第3の領域A30内にn型の不純物をイオン注入して、第1のn型エミッタ領域210を形成することができる。したがって、本実施の形態によれば、p型ベース領域220に対して、n型エミッタ領域210を自己整合的に形成することができる。

[0086]

(2)本実施の形態においては、第6の領域A60において第2のp型不純物拡散層422を形成し、その第2のp型不純物拡散層422を熱処理することにより、p型不純物を熱拡散して第2のp型ベース領域420を形成している。第2のp型ベース領域420は、第3のp型ボディ領域50cを介して、p型ドレイン領域330と電気的に接続される。したがって、本実施の形態の製造方法によれば、第2のp型ベース領域420を引き出すためのコンタクト層を形成することなく、第2のp型ベース領域420と、p型ドレイン領域330とを電気的に接続することができる。

[0087]

また、本実施の形態においては、第2のゲート電極層310および第2の電極層62をマスクとして、第6の領域A60内にn型の不純物をイオン注入して、第2のn型エミッタ領域410を形成することができる。したがって、本実施の形態によれば、第2のp型ベース領域420に対して、第2のn型エミッタ領域410を自己整合的に形成することができる。

[0088]

(3)素子分離領域14がLOCOS法により形成された場合には、第1バイポーラトランジスタ200側の、第1のゲート電極層110の下の半導体層10 aであって、素子分離領域14の近傍の半導体層10aにおいて、第2のp型ボディ領域50bを形成することが好ましい。この理由を次に述べる。

[0089]

第1バイポーラトランジスタ200側の、第1のゲート電極層110の下の半導体層10aであって、素子分離領域14の近傍の半導体層10aにおいて、n型のボディ領域を形成した場合には、次のような不具合が生じる。第1のp型ベース領域220は、第3の領域A30における第1のp型不純物拡散層222を熱拡散させることにより形成される。しかし、図21に示すように、素子分離領域14と絶縁層10bとで構成する隅部まで、p型の不純物が熱拡散し難いため、その隅部においてn型のボディ領域500が残存してしまう場合がある。n型のボディ領域500が残存すると、そのn型のボディ領域500を介して、第1のn型エミッタ領域210と第1のn型コレクタ領域230とが短絡することとなる。

[0090]

そこで、第1バイポーラトランジスタ200側の、第1のゲート電極層110の下の半導体層10aであって、素子分離領域14の近傍の半導体層10aにおいて、第2のp型ボディ領域50bを形成することにより、確実に、第1のn型エミッタ領域210と第1のn型コレクタ領域230とが短絡するのを防止することができる。

[0091]

また、同様の理由で、第2バイポーラトランジスタ400側の、第2のゲート

電極層310の下の半導体層10aであって、素子分離領域14の近傍の半導体層10aにおいて、第4のp型ボディ領域50dを形成することが好ましい。

[0092]

[実験例]

以下、第1のスイッチング素子についての実験例を説明する。

[0093]

(キンクについて)

上記の実施の形態に係る第1のスイッチング素子と、比較例に係るスイッチング素子とで、キンクに関してどのような差が生じるか調べた。図22は、実施の形態に係る第1のスイッチング素子に係るソース領域に対してドレイン領域に印加した電圧(VDS)と、ドレイン電流(ID)との関係を示すグラフである。図23は、比較例に係る、ソース領域に対してドレイン領域に印加した電圧(VDS)と、ドレイン電流(ID)との関係を示すグラフである。なお、VGは、ゲート電圧を意味する。

[0094]

なお、実施の形態に係る第1のスイッチング素子の具体的な構成は、n型のMOSトランジスタおよびn p n型のバイポーラトランジスタからなり、素子形成領域におけるゲート電極層の幅を0. 8 μ mとし、電界効果型トランジスタの形成領域におけるゲート電極層の長さを4 μ mとし、バイポーラトランジスタの形成領域におけるゲート電極層の幅を0. 8 μ mとし、バイポーラトランジスタの形成領域におけるゲート電極層の長さを4 μ mとした。比較例の構成は、単なるn型のMOSトランジスタとした。比較例において、ゲート幅を0. 8 μ mとし、ゲート長を8 μ mとした。実施の形態に係る第1 のスイッチング素子と、比較例に係る電界効果型トランジスタとは、同一のウエハ上に形成され、同一のプロセス条件で形成された。

[0095]

比較例においては、図23に示すように、キンク(kink)が発生していることがわかる。しかし、実施の形態に係る第1のスイッチング素子においては、図22に示すように、キンクが発生していないことがわかる。以上から、実施の形態

に係る第1のスイッチング素子によれば、キンクの発生を防止することができる ことがわかる。

[0096]

(ヒストリ効果について)

実施の形態に係る第1のスイッチング素子と、比較例に係る半導体装置とで、 ヒストリ効果に関してどのような差が生じるか調べた。図24および図25は、 ゲート電圧(VG)と、ドレイン電流(ID)との関係を示すグラフである。図 24は、ソース領域に対してドレイン領域に印加した電圧が1Vの場合における データである。図25は、ソース領域に対してドレイン領域に印加した電圧が0 . 1Vの場合におけるデータである。図24および図25において、細線は実施 の形態に係る第1のスイッチング素子を示し、太線は比較例を示す。

[0097]

なお、図24および図25において、グラフA1は実施の形態に係る第1のスイッチング素子のデータであり、グラフB1は比較例のデータである。また、実施の形態に係る第1のスイッチング素子および比較例に係るスイッチング素子の条件は、キンクの項で説明したものと同様である。

[0098]

まず、図24の実験データについて検討する。比較例においては、ヒストリ効果が顕著に現れている。一方、実施の形態に係る第1のスイッチング素子においては、ゲート電圧が約0.25V以下においてヒストリ効果がわずかにみられるものの、比較例に比べて格段にヒストリ効果が抑えられていることがわかる。

[0099]

次に、図25の実験データについて検討する。比較例においては、ゲート電圧が約0.8 V以下でヒストリ効果がみられる。一方、実施の形態に係る第1のスイッチング素子においては、ゲート電圧が0.15 V以下でヒストリ効果がみられる。つまり、実施の形態に係る第1のスイッチング素子によれば、ヒストリ効果が発生しないゲート電圧の範囲が、比較例に比べて広い。

[0100]

「変形例]

上記の実施の形態は、本発明の範囲内で種々の変更が可能である。

[0101]

(1)上記の実施の形態においては、第1電界効果型トランジスタは n型であり、第1バイポーラトランジスタは npn型であり、第2電界効果型トランジスタは p型であり、第2バイポーラトランジスタは npn型であった。しかし、第1電界効果型トランジスタは p型であり、第1バイポーラトランジスタは pnp型であり、第2電界効果型トランジスタは n型であり、第2バイポーラトランジスタは pnp型であってもよい。

[0102]

(2)上記の実施の形態においては、第1のゲート電極層110は、素子形成領域16を跨ぐようにして設けられている。そして、第1のゲート電極層110の側部から素子分離領域16に達する第1の電極層60が形成されている。しかし、これに限定されず、図27に示すように、第1のゲート電極層110と第1の層70と第2の層72とで、第1の領域A10、第2の領域A20および第3の領域A30を構成してもよい。第1の層70および第2の層72の材質は、特に限定されず、たとえば絶縁性の材質(酸化シリコン、窒化シリコン)を挙げることができる。

[0103]

この変形例において、ゲート電極層110、第1の層70および第2の層72の接続関係は、たとえば次の関係がある。 a) 第1の層70の端部がゲート電極層110に連続し、第2の層72の端部もゲート電極層110に連続している態様。 b) 第1の層70の端部がゲート電極層110に連続し、第2の層72の端部が第1の層70の端部に連続している態様。 c) 第2の層72の端部がゲート電極層110に連続し、第1の層70の端部が第2の層72に連続している態様

[0104]

また、この変形例(2)は、第2のスイッチング素子1000Bにおいても適用することができる。

[0105]

本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。

【図面の簡単な説明】

【図1】

実施の形態に係る半導体装置を模式的に示す平面図である。

【図2】

実施の形態に係る半導体装置の等価回路を示す。

【図3】

第1のスイッチング素子を模式的に示す平面図である。

【図4】

第1のゲート電極層が形成されているレベルにおける第1のスイッチング素子 の平面を模式的に示す平面図である。

【図5】

SOI層の表面レベルにおける第1のスイッチング素子の平面を模式的に示す 平面図である。

【図6】

図3におけるA-A線に沿った断面を模式的に示す断面図である。

【図7】

図3におけるB-B線に沿った断面を模式的に示す断面図である。

【図8】

図3におけるC-C線に沿った断面を模式的に示す断面図である。

【図9】

第2のスイッチング素子を模式的に示す平面図である。

【図10】

第2のゲート電極層が形成されているレベルにおける第2のスイッチング素子 の平面を模式的に示す平面図である。

【図11】

SOI層の表面レベルにおける第2のスイッチング素子の平面を模式的に示す 平面図である。 【図12】

図9におけるD-D線に沿った断面を模式的に示す断面図である。

【図13】

図9におけるE-E線に沿った断面を模式的に示す断面図である。

【図14】

図9におけるF-F線に沿った断面を模式的に示す断面図である。

【図15】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図16】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図17】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図18】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図19】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図20】

実施の形態に係る半導体装置の製造工程を模式的に示す平面図である。

【図21】

作用効果を説明するための断面模式図である。

【図22】

実施例に係るソース領域に対してドレイン領域に印加した電圧(VDS)と、ドレイン電流(ID)との関係を示すグラフである。

【図23】

比較例に係る、ソース領域に対してドレイン領域に印加した電圧(VDS)と 、ドレイン電流(ID)との関係を示すグラフである。

【図24】

ゲート電圧(VG)と、ドレイン電流(ID)との関係を示すグラフである。 ソース領域に対してドレイン領域に印加した電圧が1Vの場合におけるデータで ある。

【図25】

ゲート電圧(VG)と、ドレイン電流(ID)との関係を示すグラフである。 ソース領域に対してドレイン領域に印加した電圧がO.1Vの場合におけるデータである。

【図26】

従来例に係るSOI基板の上に形成されたMOSトランジスタを模式的に示す 断面図である。

【図27】

ゲート電極層が形成されている層における半導体装置の変形例を模式的に示す 平面図である。

【符号の説明】


- 10 SOI基板
- 10a SOI層
- 14 素子分離領域
- 16a 第1の素子形成領域
- 16 b 第2の素子形成領域
- 40 p型不純物拡散層
- 50a 第1のp型ボディ領域
- 50b 第2のp型ボディ領域
- 50c 第3のp型ボディ領域
- 50d 第4のp型ボディ領域
- 52a 第1のn型ボディ領域
- 54a 第2のn型ボディ領域
- 60 第1の電極層
- 60a 第1の電極層の形成予定領域
- 62 第3の電極層
- 62a 第3の電極層の形成予定領域
- 80 層間絶縁層

- 82a 第1のスルーホール
- 82b 第2のスルーホール
- 82c 第3のスルーホール
- 82d 第4のスルーホール
- 82e 第5のスルーホール
- 82f 第6のスルーホール
- 82g 第7のスルーホール
- 82h 第8のスルーホール
- 84a 第1のコンタクト層
- 84b 第2のコンタクト層
- 84c 第3のコンタクト層
- 84d 第4のコンタクト層
- 84e 第5のコンタクト層
- 84 f 第6のコンタクト層
- 84g 第7のコンタクト層
- 84 h 第8のコンタクト層
- 90a 第1の配線層
- 90b 第2の配線層
- 90c 第3の配線層
- 90d 第4の配線層
- 90e 第5の配線層
- 90f 第6の配線層
- 100 n型の電界効果型トランジスタ
- 110 ゲート電極層
- 110a ゲート電極層の形成予定領域
- 120 n型ソース領域
- 130 n型ドレイン領域
- 140 第1のゲート絶縁層
- 200 第1のnpn型のバイポーラトランジスタ


- 210 第1のn型エミッタ領域
- 220 第1のp型ベース領域
- 222 第1のp型不純物拡散層
- 230 第1のn型コレクタ領域
- 300 p型の電界効果型トランジスタ
- 310 第2のゲート電極層
- 310a 第2のゲート電極層の形成予定領域
- 320 p型ソース領域
- 330 p型ドレイン領域
- 340 ゲート絶縁層
- 400 第2のnpn型バイポーラトランジスタ
- 410 第2のn型エミッタ領域
- 420 第2のp型ベース領域
- 422 第2のp型不純物拡散層
- 430 第2のn型コレクタ領域
- A10 第1の領域
- A20 第2の領域
- A30 第3の領域
- B10 第4の領域
- B20 第5の領域
- B30 第6の領域
- 1000 半導体装置
- 1000A 第1のスイッチング素子
- 1000B 第2のスイッチング素子

【書類名】 図面


【図1】




【図2】









【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】




【図20】




2 0


【図21】




【図22】




【図23】




【図24】




【図25】



【図26】



[図27]



【書類名】

要約書

【要約】

【課題】 基板浮遊効果が抑えられたスイッチング素子を含む半導体装置および その製造方法を提供する。

【解決手段】 半導体装置1000は、SOI層10aの、第1および第2の素子形成領域16a,bにおいて、それぞれ第1および第2のスイッチング素子1000A,Bが形成されている。各第1および第2のスイッチング素子1000A,Bは、BICMOSインバータ回路を構成し、電界効果型トラジスタおよびバイポーラトランジスタを含む。第1のp型ボディ領域50aと、n型ソース領域120とは、電気的に接続されている。第1のp型ボディ領域50aと、第1のp型ベース領域220とは、電気的に接続されている。第2のn型ボディ領域54aと第2のn型コレクタ領域430とは電気的に接続されている。p型ドレイン領域330と第2のp型ベース領域420とは電気的に接続されている。

【選択図】

図 1

出願人履歴情報

識別番号

[000002369]

1.変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社